Siemens Digital Industries Software hat mit der Calibre Design Enhancer Software eine neuartige Lösung vorgestellt, die es Entwicklungsteams für integrierte Schaltungen (IC), Place-and-Route- (P&R) Anwendungen und kundenspezifische Designs ermöglicht, ihre Produktivität drastisch zu erhöhen, die Designqualität zu verbessern und die Markteinführungszeit zu verkürzen. Dies geschieht durch die automatische Implementierung von „Calibre Correct-by-Construction“-Layoutänderungen in einem früheren Stadium des IC-Design- und Verifikationsprozesses.
Das neue Calibre Design Enhancer-Tool ist das jüngste in einer Reihe von „Shift Left“-Tools für Siemens’ „Calibre nmPlatform“ zur physikalischen Verifikation von integrierten Schaltungen. Es ermöglicht Entwicklungsteams für kundenspezifische und digitale Designs, ihre Fähigkeit zur physikalischen Verifikation zu verbessern, indem sie ihre Designs schnell und präzise optimieren, um Probleme mit Spannungsabfällen (IR) und Elektromigration (EM) zu reduzieren oder zu beseitigen. Durch die Unterstützung der automatisierten Layout-Optimierung während der IC-Design- und Implementierungsphasen hilft das Calibre Design Enhancer-Tool den Kunden, „DRC korrekte“ Designs schneller zum Tapeout zu bringen und gleichzeitig die Herstellbarkeit des Designs und die Zuverlässigkeit der Schaltungen zu verbessern.
„Die Calibre Design Enhancer-Lösung erwies sich bei unseren laufenden Bemühungen, unsere IC-Design-Prozesse nach links zu verlagern, als sehr hilfreich, zum Beispiel bei der Lösung von Problemen mit Widerständen und Spannungsabfällen, die außerhalb der Spezifikation liegen“, sagte Pier Luigi Rolandi, Senior Director für F&E bei ST-Microelectronics.
Vor der physikalischen Verifikation eines IC-Designs haben sich die Ingenieure traditionell auf P&R-Tools von Drittanbietern verlassen, um Optimierungen für das Design for Manufacturing (DFM) einzubeziehen. Dies erfordert oft mehrere zeitaufwändige Durchläufe, bevor eine „DRC korrekte“ Lösung gefunden wird. Mit dem neuen Calibre Design Enhancer-Tool von Siemens können Entwicklungsteams die Durchlaufzeit erheblich verkürzen und EM/IR-Probleme bei der Vorbereitung eines Layouts für die physikalische Verifikation reduzieren.
„In der heutigen anspruchsvollen Umgebung des IC-Designs haben Entwicklungsteams, die an hochentwickelten Knotenpunkten arbeiten, damit zu kämpfen, Layouts im Hinblick auf Herstellbarkeit und Leistung innerhalb der vorgegebenen Bereichsgrenzen und des Projektzeitrahmens zu optimieren“, sagt Michael White, Senior Director, Physical Verification Product Management, Calibre Design Solutions bei Siemens Digital Industries Software. „Durch den Einsatz der Calibre Design Enhancer-Software können Entwickler die Geschwindigkeit und Genauigkeit der Calibre Polygonverarbeitung bereits zu einem früheren Zeitpunkt im Entwicklungszyklus nutzen, um Überraschungen im späten Entwicklungszyklus zu vermeiden.“
Die Lösung nutzt bewährte Technologie, Engines und qualifizierte Regelwerke von Calibre, die den Kunden dabei helfen, konstruktiv korrekte, Calibre DRC korrekte und abnahmereife Ergebnisse zu erzeugen. Sie kann Oasis, GDS und LEF/DEF als Eingabedateien lesen und Layoutänderungen in einer beliebigen Kombination von Oasis-, GDS- oder inkrementellen DEF-Dateien ausgeben. So können Entwicklungsteams Änderungen der Software an der Designdatenbank für Leistungs- und Timing-Analysen mit den allgemein bevorzugten Werkzeugen für weitere Analysen zu einem früheren Zeitpunkt im Lebenszyklus der Designentwicklung einfach rückannotieren.
Das Tool lässt sich mit allen wichtigen Design- und Implementierungsumgebungen unter Verwendung von Industrieschnittstellenstandards integrieren und bietet eine benutzerfreundliche Umgebung, die nur minimale Schulung und Einrichtung erfordert. Calibre DesignEnhancer-Kits sind ab sofort für alle führenden Foundries erhältlich und unterstützen Designs von 130 bis zwei Nanometer, je nach Anwendungsmodell und Technologie.
